

## TEMA 7. L'ELECTRÒNICA DIGITAL

### 1. SENYALS ANALÒGICS, LÒGICS I DIGITALS

**SENYAL ANALÒGIC:** Presenta una gran quantitat de valors de manera continuada. Per exemple: el temps, la pressió, la temperatura, el so, el soroll, el pes, la velocitat, ...

**SENYAL LÒGIC:** Pot prendre només uns quants valors discrets. Per exemple: pis d'un edifici, preu, nombre de persones, escalons d'una escala, ...

**SENYAL DIGITAL:** Només pot prendre dos valors perfectament diferenciats: sí-no, 1-0, obert-tancat. Per exemple: les dues posicions d'un interruptor.

### 2. ELS SISTEMES DE NUMERACIÓ

#### **SISTEMA DE NUMERACIÓ DECIMAL O DE BASE 10.**

Aquest sistema té deu símbols diferents: 0, 1, 2, 3, 4, 5, 6, 7, 8 i 9.

A més, qualsevol número es pot descomposar en potències de base 10. Per exemple:

$$4425,25 = 4 \cdot 10^3 + 4 \cdot 10^2 + 2 \cdot 10^1 + 5 \cdot 10^0 + 2 \cdot 10^{-1} + 5 \cdot 10^{-2}$$

#### **SISTEMA DE NUMERACIÓ BINARI O DE BASE 2.**

Només utilitza dos símbols, el 0 i l'1.

#### **Per convertir qualsevol número binari en un nombre decimal...**


1. Descomposarem el nombre binari en potències de base dos
2. Sumarem totes les potències.

Exemple:  $1001_2 = 1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 8 + 0 + 0 + 1 = 9_{10}$

#### **Per convertir qualsevol número decimal a sistema binari...**

1. Dividir tantes vegades per dos com sigui possible.
2. Agafar l'últim quocient seguit de totes les restes de manera successiva i en ordre invers al que les hem anat obtenint.

Exemple:  $32_{10}$



$$32_{10} = 10000_2$$

## SISTEMA DE NUMERACIÓ BCD O BINARY CODED DECIMAL.

Aquest sistema està basat en el sistema de numeració binari natural, on cada xifra decimal es representa mitjançant un nombre binari format per quatre bits.

BINARI	DECIMAL
0 0 0 0	0
0 0 0 1	1
0 0 1 0	2
0 0 1 1	3
0 1 0 0	4
0 1 0 1	5
0 1 1 0	6
0 1 1 1	7
1 0 0 0	8
1 0 0 1	9

Per exemple: 4 6 1 = 0100 0110 0001

EXERCICI 100: Fes les següents conversions del sistema decimal al sistema binari :

- a) 14
- b) 37
- c) 126
- d) 345
- e) 15
- f) 57
- g) 128
- h) 1108

EXERCICI 101: Converteix els següents nombres binaris a decimals :

- a) 1010
- b) 100101001
- c) 11101001
- d) 10111
- e) 00110110
- f) 101110110
- g) 111111010

EXERCICI 102: Descodifica els següents nombres segons el codi BCD

- a) 0010 1001 0100 0011
- b) 0110 0111 0101













EXERCICI 103: Expressa en codi BCD els nombres decimals següents :

- a) 5473
- b) 74632

EXERCICI 104: Exercicis 3, 4 i 6 de la pàgina 187.

### 3. L'ÀLGEBRA DE BOOLE

#### 3.1 FUNCIONS LÒGIQUES

<b>SUMA</b> o "funció o" o "funció OR"	$F = a + b$	Equival a dos interruptors connectats en paral·lel. 	$0 + 0 = 0$ $0 + 1 = 1$ $1 + 0 = 1$ $1 + 1 = 1$	$a + a = a$ $a + 1 = 1$ $a + \bar{a} = 1$ $a + 0 = a$	Símbol DIN 	Símbol ASA 
<b>PRODUCTE</b> o "Funció i" o "funció AND"	$F = a \cdot b$	Equival a dos interruptors connectats en sèrie. 	$0 \cdot 0 = 0$ $0 \cdot 1 = 0$ $1 \cdot 0 = 0$ $1 \cdot 1 = 1$	$a \cdot a = a$ $a \cdot 1 = a$ $a \cdot \bar{a} = 0$ $a \cdot 0 = 0$	Símbol DIN 	Símbol ASA 
<b>INVERSOR</b> A o "funció no" o "funció NOR"	$F = \bar{a}$	Equival a canviar els zeros per uns i els uns per zeros.			Símbol DIN 	Símbol ASA 
<b>SUMA NEGADA</b> O "funció NOR"	$F = \overline{a + b}$	És una suma negada.			Símbol DIN 	Símbol ASA 
<b>PRODUCTE NEGAT</b> O "funció NAND"	$F = \overline{a \cdot b}$	És un producte negat.			Símbol DIN 	Símbol ASA 

S'entén que

}	0 equival a nivell baix de tensió o absència de tensió.
	1 equival a nivell alt de tensió o presència de tensió.

**EXERCICI 105:** Demostre elèctricament les següents expressions:

a)  $a + 1 = 1$

c)  $a \cdot 1 = a$

e)  $a + a = a$

b)  $a \cdot a = a$

d)  $a(b + c) = ab + ac$

f)  $a + ab = a$

### 3.2 TAULA DE VERITAT D'UNA FUNCIÓ LÒGICA

Una taula de veritat és el conjunt de totes les possibilitats o combinacions possibles que poden prendre les variables d'entrada i el resultat de la variable de sortida en cada cas.

Per confeccionar una taula de veritat és aconsellable posar a la part de dalt les variables d'entrada.

A sota de la de més a la dreta, els zeros i els uns s'aniran alternant d'un en un.

A sota de la segona variable començant per la dreta, els zeros i els uns s'aniran alternant de dos en dos.

A sota de la tercera variable començant per la dreta, els zeros i els uns s'aniran alternant de quatre en quatre.

... (de 8 en 8; de 16 en 16;...)

#### 3.2.1 TAULA DE VERITAT DE LES FUNCIONS LÒGIQUES

##### FUNCIÓ OR

a	b	F
0	0	0
0	1	1
1	0	1
1	1	1

##### FUNCIÓ AND

a	b	F
0	0	0
0	1	0
1	0	0
1	1	1

##### FUNCIÓ NO

a	F
0	1
1	0

##### FUNCIÓ NOR

a	b	F
0	0	1
0	1	0
1	0	0
1	1	0

##### FUNCIÓ NAND

a	b	F
0	0	1
0	1	1
1	0	1
1	1	0

#### 3.2.2 EXEMPLE D'UNA TAULA DE VERITAT D'UNA FUNCIÓ MÉS COMPLEXA

Exemple:  $F = abc + ab$

a	b	c	a·b·c	a·b	F
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	0	0
1	0	1	0	0	0
1	1	0	0	1	1
1	1	1	1	1	1

**EXERCICI 106:** Confecciona la taula de veritat d'una operació AND de 4 variables d'entrada. Dibuixa el símbol de la corresponent porta lògica i realitza l'esquema elèctric equivalent amb interruptors.

**EXERCICI 107:** Confecciona la taula de veritat de les equacions lògiques següents:

$$a) ab + c$$

$$b) \overline{ab}c + \overline{d}$$

$$c) (a + b)(a + \overline{c})$$


**EXERCICI 108:** Fes els exercicis 8 i 9 de la pàgina 198.

EXERCICI 109. Fes l'exercici 10 de la pàgina 199.


### 3.3 ESQUEMES DE CIRCUITS LÒGICS

EXEMPLE: Representa l'esquema lògic de la següent equació:

$$F = \overline{ab} + \overline{b}(a+c)$$





EXERCICI 110: A partir de l'esquema següent, obtén l'equació lògica de sortida.



EXERCICI 111.

Obten les expressions algebraiques de sortida dels circuits següents :



EXERCICI 112.

Representa l'esquema de portes lògiques que corresponen a les equacions següents:


$$a) S = abc + \overline{bc}$$

$$b) S = \overline{\overline{abc} + \overline{ad}}$$

$$c) S = \overline{\overline{abc} + a(b+d)b(a+c+d)}$$

### EXERCICI 113.

Obten les expressions algebraiques de sortida dels circuits següents:



### 3.4 PROPIETATS BÀSIQUES DE L'ÀLGEBRA DE BOOLE

L'àlgebra de Boole és tot un conjunt de postulats i teoremes que es compleixen en la seva FORMA DUAL, és a dir, que si canviem les operacions *producte per suma* i *suma per producte*, també es compleixen.

Per comprovar que aquestes lleis són certes, es pot utilitzar les taules de veritat:

Lleis	Forma bàsica	Forma dual
* Commutativa	$a + b = b + a$	$\overline{a} \overline{b} = \overline{b} \overline{a}$
* Associativa	$a + (b + c) = (a + b) + c = a + b + c$	$\overline{a} (\overline{b} \overline{c}) = (\overline{a} \overline{b}) \overline{c} = \overline{a} \overline{b} \overline{c}$
* Distributiva	$a + (b \cdot c) = (a + b) (a + c)$	$\overline{a} (\overline{b} + \overline{c}) = (\overline{a} \overline{b}) + (\overline{a} \overline{c})$
* Element neutre	$a + 0 = a$	$\overline{a} \cdot 1 = \overline{a}$
D'absorció	$a + a \cdot b = a$	$\overline{a} (\overline{a} + \overline{b}) = \overline{a}$
* Teorema de Morgan	$\overline{a + b + c + \dots} = \overline{a} \overline{b} \overline{c} \dots$	$\overline{\overline{a} \overline{b} \overline{c} \dots} = a + b + c + \dots$
De transposició	$\overline{a \cdot b} + \overline{a \cdot c} = (\overline{a} + \overline{c}) \cdot (\overline{a} + \overline{b})$ $\overline{\overline{a} \cdot \overline{b}} + \overline{\overline{a} \cdot \overline{c}} = (\overline{a} + \overline{b}) \cdot (\overline{a} + \overline{c})$	$(\overline{a} + \overline{b}) \cdot (\overline{a} + \overline{c}) = \overline{a \cdot b} + \overline{a \cdot c}$ $(\overline{a} + \overline{b}) \cdot (\overline{a} + \overline{c}) = \overline{a \cdot b} + \overline{a \cdot c}$
Altres lleis	$a + \overline{a} \cdot b = a + b$ $\overline{\overline{a} + a \cdot b} = \overline{\overline{a} + b}$ $a \cdot b + \overline{a} \cdot \overline{b} \cdot c = a \cdot b + \overline{a} \cdot c$ $a \cdot b + \overline{a} \cdot c + b \cdot c = a \cdot b + \overline{a} \cdot c$ $a \cdot b + \overline{a} \cdot \overline{b} = a$ $a \cdot b + a \cdot c = a (b + c)$	$\overline{a} (\overline{a} + \overline{b}) = \overline{a \cdot b}$ $\overline{\overline{a} (a + b)} = \overline{\overline{a} \cdot b}$ $(a + b) \cdot (a + \overline{b} + c) = (a + b) \cdot (a + c)$ $(a + b) \cdot (\overline{a} + \overline{c}) \cdot (b + c) = (a + b) \cdot (\overline{a} + c)$ $(a + b) \cdot (a + \overline{b}) = a$ $(a + b) \cdot (a + c) = a + (b \cdot c)$

### EXERCICI 114.

Comprova, mitjançant les taules de veritat, les propietats associativa, distributiva i el teorema de Morgan en la seva forma dual.

### EXERCICI 115. Fes l'exercici 11 de la pàgina 199.

### EXERCICI 116.

Simplifica al màxim l'equació següent:  $S = \overline{\overline{ab} + \overline{ca}}$

### 3.5 OBTENCIÓ D'UNA FUNCIO A PARTIR DE LA TAULA DE VERITAT

A partir d'una taula de veritat es pot obtenir l'equació de la funció. Però aquesta equació tindrà una forma característica anomenada CANÒNICA. Això vol dir que, en cada terme de l'equació, hi haurà presents totes les variables de la funció.

Hi ha dos tipus d'equacions canòniques:

- Com a suma de productes o **minterms**.
- Com a producte de sumes o **maxterms**.

#### 3.5.1 EXPRESSIÓ D'UNA FUNCIO EN FORMA DE MINTERMS

En aquest cas, l'expressió final serà una suma de productes.

COM S'OBTÉ?

a	b	c	d	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

1. A partir d'una taula de veritat, seleccionarem totes les combinacions que tinguin com a estat de sortida el valor 1.
2. Anirem agafant cada combinació de manera que les variables que valguin 1 no es modifiquin i les que valguin 0 apareguin negades.

En aquest cas, la funció canònica que s'obtidria en forma de minterms seria la següent:

$$F = \bar{a}bcd\bar{d} + a\bar{b}c\bar{d} + abc\bar{d} + abcd\bar{d} + abcd$$

#### 3.5.1 EXPRESSIÓ D'UNA FUNCIO EN FORMA DE MAXTERMS

En aquest cas, l'expressió final serà un producte de sumes.

COM S'OBTÉ?

1. A partir d'una taula de veritat, seleccionarem totes les combinacions que tinguin com a estat de sortida el valor 0.
2. Anirem agafant cada combinació de manera que les variables que valguin 0 no es modifiquin i les que valguin 1 apareguin negades.

Exemple anterior:

En aquest cas, la funció canònica que s'obtidria en forma de maxterms seria la següent:

$$F = (a+b+c+d)(a+b+c+\bar{d})(a+b+\bar{c}+d)(a+b+\bar{c}+\bar{d})(a+\bar{b}+c+d) \\ (a+\bar{b}+c+\bar{d})(a+\bar{b}+\bar{c}+\bar{d})(\bar{a}+b+c+d)(\bar{a}+b+c+\bar{d})(\bar{a}+b+\bar{c}+\bar{d})(\bar{a}+\bar{b}+c+d)$$

EXERCICI 117. Fes l'exercici 13 de la pàgina 199.

### 3.6 SIMPLIFICACIÓ D'UNA FUNCIÓ EXPRESSADA EN FORMA DE MINTERMS O DE MAXTERMS: EL MÈTODE DE KARNAUGH

Simplificar una funció lògica significa trobar-ne una d'equivalent però més reduïda.

Per poder simplificar una funció amb el mètode de Karnaugh cal que la funció estigui expressada en forma de minterms o de maxterms.

Per poder dibuixar la taula caldrà saber el nombre de variables:

(Recorda que, per posar el valor de les variables, només pot canviar el valor d'una de les variables cada vegada!)

The image shows four empty Karnaugh maps of increasing size:

- 2 variables (a, b):** A 2x2 grid with columns labeled 'b' (0, 1) and rows labeled 'a' (0, 1).
- 3 variables (a, b, c):** A 2x4 grid with columns labeled 'bc' (00, 10, 11, 01) and rows labeled 'a' (0, 1).
- 4 variables (a, b, c, d):** A 4x4 grid with columns labeled 'cd' (00, 10, 11, 01) and rows labeled 'ab' (00, 10, 11, 01).
- 5 variables (a, b, c, d, e):** A 4x8 grid with columns labeled 'cde' (000, 001, 011, 010, 110, 111, 101, 100) and rows labeled 'ab' (00, 10, 11, 01).

Una vegada dibuixada la taula, cal omplir-la.

EN EL CAS DELS MINTERMS...

S'haurà d'escriure un 1 en els quadres corresponents a les combinacions d'entrada que donin com a sortida el valor de 1.

EN EL CAS DELS MAXTERMS...

S'haurà d'escriure un 0 en els quadres corresponents a les combinacions d'entrada que donin com a sortida el valor de 0.

Una vegada omplerta la taula, caldrà fer agrupacions. Aquestes agrupacions només poden ser de 2, 4, 8, ... quadrícules i sempre hauran de ser el més gran possibles.

(Recorda que es poden fer agrupacions entre els extrems de la taula!)

A continuació tens uns quants exemples de mapes omplerts a partir de funcions obtingudes per minterms:

The image shows four filled Karnaugh maps with groupings highlighted in orange:

- 2 variables:** A 2x2 grid with 1s in the top-left, top-right, bottom-left, and bottom-right cells. Two groups of 2 are shown: one horizontal group in the top row and one horizontal group in the bottom row.
- 3 variables:** A 2x4 grid with 1s in the top-left, top-right, bottom-left, and bottom-right cells. Two groups of 2 are shown: one horizontal group in the top row and one horizontal group in the bottom row.
- 4 variables:** A 4x4 grid with 1s in the top-left, top-right, bottom-left, and bottom-right cells. Two groups of 2 are shown: one horizontal group in the top row and one horizontal group in the bottom row.
- 5 variables:** A 4x8 grid with 1s in the top-left, top-right, bottom-left, and bottom-right cells. Two groups of 2 are shown: one horizontal group in the top row and one horizontal group in the bottom row.

Ara, per cada agrupació, mirarem els valors de les variables d'entrada.

- Si el valor de la variable és el mateix en tota l'agrupació, aquesta formarà part de l'expressió simplificada.

En el cas de minterms, negada si el seu valor és 0 i sense negar si el seu valor és 1.

En el cas de maxterms, negada si el seu valor és 1 i sense negar si el seu valor és 0.

- Si el valor de la variable varia dins l'agrupació, l'eliminarem.

Exemple:

Simplifica mitjançant el mètode de Karnaugh la següent funció:

$$F = \bar{a}\bar{b}cd + \bar{a}b\bar{c}d + a\bar{b}\bar{c}d + a\bar{b}cd + ab\bar{c}d + abcd$$



		c d			
a b		00	10	11	01
00				1	1
10				1	1
11				1	1
01				1	

La funció simplificada serà la següent:

$$F = \bar{b}d + ad + cd$$

EXERCICI 118. Simplifica la següent funció expressada en forma de minterms:

$$F = \bar{a}\bar{b}\bar{c} + \bar{a}\bar{b}c + \bar{a}bc + a\bar{b}\bar{c} + a\bar{b}c + abc$$

EXERCICI 119.

Donada la següent taula de veritat, simplifica-la aplicant Karnaugh.

a	b	c	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

EXERCICI 120.

Obté l'equació simplificada de la funció definida per la taula de veritat.

a	b	c	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

EXERCICI 121.

Un sistema de control automàtic industrial controla dos motors. Les entrades del sistema són  $a$ ,  $b$  i  $c$ . Les sortides d'activació dels motors són  $S_1$  i  $S_2$ . Dissenya el circuit de control dels motors amb el mínim nombre de portes lògiques d'acord amb les condicions següents:

$$S_1 = 1 \text{ sempre que } a = b = 1$$

$$S_2 = 1 \text{ si } c = 1 \text{ i } a = b = 0$$

EXERCICI 122.

Un sistema automàtic controla la il·luminació d'un gran centre comercial. Els sensors del sistema són  $a$ ,  $b$  i  $c$ . La sortida d'activació és  $S$ . Dissenya el circuit de control del sistema d'il·luminació amb el mínim nombre de portes lògiques, d'acord amb les condicions següents:

$$S = 1 \text{ sempre que } a = 1 \text{ o bé } a = b = 0$$

EXERCICI 123. Fes els exercicis 14 i 15 de la pàgina 199.

## 4. CIRCUITS DIGITALS COMBINACIONALS


Els circuits digitals combinacionals són aquells en què, a cada instant, el valor de les variables de sortida depèn únicament del valor de les variables d'entrada.

### 4.1 CODIFICADORS

Són els circuits encarregats de rebre una senyal amb un codi qualsevol i transformar-lo en un senyal de sortida d'un codi binari.



Els circuits que fan aquesta funció de conversió s'anomenen CODIFICADORS.

Per exemple, aquí es mostra un circuit codificador de decimal a BCD. Disposa de 10 senyals d'entrada corresponents a les 10 xifres del codi decimal i 4 sortides que transformen el senyal d'entrada en el codi BCD.



TECLA CALCULADORA	S <sub>0</sub>	S <sub>1</sub>	S <sub>2</sub>	S <sub>3</sub>
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

El circuit combinacional d'aquest codificador, implementat amb portes OR, és el següent:



## 4.2 DESCODIFICADORS


Els decodificadors s'utilitzen per convertir informacions en codi binari a un altre codi.

El decodificador més utilitzat és el de **BCD a 7 SEGMENTS**, també anomenat DISPLAY.

Els segments poden estar formats per LEDs o ser de cristall líquid.

Consta de 4 entrades i de 7 sortides, tal i com es pot veure a la taula. Farem correspondre un 1 quan el segment estigui il·luminat i un 0 quan no doni llum.

S3	S2	S1	S0	S e g m e n t a	S e g m e n t b	S e g m e n t c	S e g m e n t d	S e g m e n t e	S e g m e n t f	S e g m e n t g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	0	0	1	1



## 4.3 SEMISUMADORS i SUMADORS

### 4.3.1 EL SEMISUMADOR

Es tracta d'un circuit lògic que permet fer la suma de dos dígits binaris (2 bits).

Per sumar dos bits tenim 4 possibilitats:

$$\begin{aligned}
 0 + 0 &= 0 \\
 0 + 1 &= 1 \\
 1 + 0 &= 1 \\
 1 + 1 &= 0 + 1 \text{ de rossec}
 \end{aligned}$$


El circuit que fa aquesta operació té dues senyals d'entrada i dues de sortida (resultat de la suma i el valor de rossec):

a	b	S	Rossec
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Les equacions que podem obtenir a partir de la taula de veritat i el circuit lògic són:

$$S = a\bar{b} + \bar{a}b = a \oplus b$$

$$R = ab$$



#### 4.3.2 EL SUMADOR

És un circuit que pot fer la suma de dos nombres expressats en codi binari i de més d'un bit. En aquest cas, el circuit haurà de tenir en compte si, de la suma parcial anterior, hi ha rossec. Per tant, serà un circuit que comptarà amb tres variables d'entrada (a, b i  $R_a$  de la suma anterior) i dues de sortida (S i R de la suma actual).


La taula de veritat d'un sumador és la següent:

a	b	Ra	S	Rossec
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Les equacions i el circuit lògic del sumador són els següents:

$$S = \bar{a}\bar{b}C_a + \bar{a}b\bar{C}_a + a\bar{b}\bar{C}_a + abC_a = a \oplus b \oplus C_a$$

$$C = \bar{a}bC_a + a\bar{b}C_a + ab\bar{C}_a + abC_a = C_a(ab + a\bar{b}) + abC_a = C_a(a \oplus b) + ab$$



Explicació:

$$S = \bar{a}\bar{b}C_a + \bar{a}b\bar{C}_a + a\bar{b}\bar{C}_a + abC_a = \bar{a}(\bar{b}C_a + b\bar{C}_a) + a(\bar{b}\bar{C}_a + bC_a) = \bar{a}(b \oplus C_a) + a(\bar{b} \oplus \bar{C}_a) = a \oplus b \oplus C_a$$

$$C = \bar{a}bC_a + a\bar{b}C_a + ab\bar{C}_a + abC_a = C_a(\bar{a}b + a\bar{b}) + ab(\bar{C}_a + C_a) = C_a(a \oplus b) + ab \cdot 1 = C_a(a \oplus b) + ab$$

## 4.4 SEMISUMADORS i SUMADORS

Actualment, la informació que s'envia d'un lloc a un altre a través de cables o línies telefòniques és tan nombrosa que si s'hagués d'enviar en el mateix instant, es necessitarien cables molt gruixuts i molt cars. Per això, la informació es transmet en sèrie a través d'un únic cable. Amb aquest sistema, es necessita més temps per enviar la informació però aquesta viatja molt més ràpid.

Els dispositius encarregats d'enviar i rebre les dades són els multiplexors i els desmultiplexors.

### 4.4.1 EL MULTIPLEXOR


És un circuit lògic que disposa de moltes *entrades* (o CANALS) i una *senyal de sortida*. (Actua com un convertidor paral·lel-sèrie).

El multiplexor més senzill consta de dues variables d'entrada, un senyal de control i una sortida. Quan el senyal de control té valor 0, el multiplexor dona a la sortida el valor d'una entrada. Si el senyal de control té el valor 1, dona a la sortida el valor de l'altra senyal d'entrada. La taula de veritat d'aquest multiplexor és la següent:

a	b	control	S
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	1
0	0	1	0
0	1	1	1
1	0	1	0
1	1	1	1

El multiplexor més comú és el de 16 canals, que té 16 bits d'entrada, 4 bits de control i 1 bit de sortida. La taula de veritat d'aquest circuit és:

C <sub>1</sub>	C <sub>2</sub>	C <sub>3</sub>	C <sub>4</sub>	Sortida
0	0	0	0	I <sub>0</sub>
0	0	0	1	I <sub>1</sub>
0	0	1	0	I <sub>2</sub>
0	0	1	1	I <sub>3</sub>
0	1	0	0	I <sub>4</sub>
0	1	0	1	I <sub>5</sub>
0	1	1	0	I <sub>6</sub>
0	1	1	1	I <sub>7</sub>
1	0	0	0	I <sub>8</sub>
1	0	0	1	I <sub>9</sub>
1	0	1	0	I <sub>10</sub>
1	0	1	1	I <sub>11</sub>
1	1	0	0	I <sub>12</sub>
1	1	0	1	I <sub>13</sub>
1	1	1	0	I <sub>14</sub>
1	1	1	1	I <sub>15</sub>




Per exemple, si els senyals de control marquen C<sub>1</sub>=0, C<sub>2</sub>=0, C<sub>3</sub>=0 i C<sub>4</sub>=0, la senyal de sortida serà la mateixa que la senyal d'entrada I<sub>0</sub>.

#### 4.4.2 EL DESMULTIPLEXOR

És un circuit lògic integrat que funciona de forma inversa al multiplexor. Només té una senyal d'entrada i moltes de sortida.

Les diferents combinacions dels dígits de control indiquen per quin dels 16 canals s'ha de fer sortir la informació que entra al desmultiplexor.



Per exemple, si els senyals de control marquen  $C_1=0$ ,  $C_2=0$ ,  $C_3=0$  i  $C_4=1$ , la senyal de sortida I serà la mateixa que la senyal d'entrada  $S_1$ .

### 5. CIRCUITS DIGITALS SEQÜENCIALS

Existeixen dos tipus de circuits lògics:

- CIRCUITS LÒGICS COMBINACIONALS: els valors de les variables de sortida només depenen dels valors que prenen les variables d'entrada.
- CIRCUITS LÒGICS SEQÜENCIALS: els valors de les variables de sortida **no** només depenen dels valors de les variables d'entrada, sinó que també depenen dels valors que les mateixes variables de sortida tenien anteriorment. Per aquest motiu es diu que aquests circuits tenen memòria.

El circuit seqüencial més elemental és el BIESTABLE, que pot emmagatzemar 1 bit d'informació.





Combinant biestables, s'aconsegueixen circuits seqüencials més complexos, com els COMPTADORS i els REGISTRES DE DESPLAÇAMENT.



#### 5.1 ELS BIESTABLES O BÀSCULES O FLIP-FLOP

##### 5.1.1 BIESTABLE T

És el biestable més senzill i es tracta d'un circuit amb un senyal d'entrada (T) i un altre de sortida ( $Q_{n+1}$ ).

Quan el senyal d'entrada (T) passa de 0 a 1, , el valor de la sortida ( $Q_{n+1}$ ) canvia.

$Q_n$	T	$Q_{n+1}$
0	0 	0
0	1 	1
1	0 	1
1	1 	0

  $Q_n=0$  . Per tant.  $Q_{n+1}=1$   
  $Q_n=1$  . Per tant.  $Q_{n+1}=0$


### 5.1.2 BIESTABLE RS

Es tracta d'un circuit seqüencial amb dues variables d'entrada (R i S) i dues de sortida, o una senyal de sortida i el seu invers ( $Q$  i  $\bar{Q}$ ).

Per tant, els senyals de sortida dependran tant dels senyals d'entrada com dels senyals de sortida anteriors. Així doncs, els senyals de sortida anteriors es transformen, també, en senyals d'entrada i diem que hi ha una REALIMENTACIÓ.


Com funciona?

- Si  $S=0$  i  $R=0$ , la senyal de sortida no varia. Per què? Doncs perquè...
  - Si  $Q_n=0$ , a la porta NOR inferior hi entrarien dos zeros. Com que  $\bar{Q}_{n+1}=1$ , a la porta NOR superior hi entraria un zero i un 1 i la sortida seria  $Q_{n+1}=0$ .
  - Si  $Q_n=1$ , a la porta NOR inferior hi entraria un zero i un 1. Com que  $\bar{Q}_{n+1}=0$ , a la porta NOR superior hi entrarien dos zeros i la sortida seria  $Q_{n+1}=0$ .



- Si  $S=1$  i  $R=0$  es diu que s'ha fet un **SET**. A la sortida sempre hi posarem un 1 ( $Q_{n+1}=1$ ).
  - Si  $Q_n=0$ , a la porta NOR inferior hi entraria un zero i un 1. Com que  $\bar{Q}_{n+1}=0$ , a la porta NOR superior hi entrarien dos zeros i, per tant,  $Q_{n+1}=1$ .
  - Si  $Q_n=1$ , a la porta NOR inferior hi entrarien dos uns. Com que  $\bar{Q}_{n+1}=0$ , a la porta NOR superior hi entrarien dos zeros i, per tant,  $Q_{n+1}=1$ .
- Si  $S=0$  i  $R=1$  es diu que s'ha fet un **RESET**. A la sortida sempre hi posarem un 0 ( $Q_{n+1}=0$ ).
  - Si  $Q_n=0$ , a la porta NOR inferior hi entrarien dos zeros. Com que  $\bar{Q}_{n+1}=1$ , a la porta NOR superior hi entrarien dos uns i, per tant,  $Q_{n+1}=0$ .
  - Si  $Q_n=1$ , a la porta NOR inferior hi entrarien un 1 i un 0. Com que  $\bar{Q}_{n+1}=0$ , a la porta NOR superior hi entrarien dos zeros i, per tant,  $Q_{n+1}=0$ .
- Si  $S=1$  i  $R=1$  es tracta d'una combinació prohibida!! (ja que les dues sortides prendrien el mateix valor ( $Q_n = \bar{Q}_{n+1}=0$ ) i, en canvi, han de prendre valors oposats.
  - Si  $Q_n=0$ , a la porta NOR inferior hi entrarien un 1 i un 0. Com que  $\bar{Q}_{n+1}=0$ , a la porta NOR superior hi entrarien un 1 i un 0 i, per tant,  $Q_{n+1}=0$ . ⇒ **IMPOSSIBLE!**
  - Si  $Q_n=1$ , a la porta NOR inferior hi entrarien dos uns. Com que  $\bar{Q}_{n+1}=0$ , a la porta NOR superior hi entrarien un 1 i un 0 i, per tant,  $Q_{n+1}=0$ . ⇒ **IMPOSSIBLE!**

La taula de veritat d'aquest biestable és la següent:




S	R	$Q_n$	$Q_{n+1}$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	impossible!
1	1	1	impossible!

} CANVI DE VALOR  
 } RESET  
 } SET

### 5.1.2 BIESTABLE JK

Funciona de la mateixa manera que el biestable RS però sense tenir la limitació  $R=S=1$ . Es tracta d'un circuit format per un biestable RS al qual se li han afegit dues portes AND a les entrades.



Com funciona?

- Si  $J=K=0$ , cap de les dues portes AND està a nivell alt. Per tant, tal i com passava en el biestable RS, els senyals de sortida no varien.
- Si  $J=1$  i  $K=0$ , es posa un 1 a la sortida ( $Q_{n+1}=1$ ), tant si  $Q_n$  valia 1 com si  $Q_n$  valia 0.
- Si  $J=0$  i  $K=1$ , es posa un 0 a la sortida ( $Q_{n+1}=0$ ), tant si  $Q_n$  valia 1 com si  $Q_n$  valia 0.
- Si  $J=1$  i  $K=1$ , s'obté com a sortida la inversa de l'últim valor valr d'aquesta. Es diu que la sortida **bascula**.

La taula de veritat d'aquest biestable és la següent:

J	K	$Q_n$	$Q_{n+1}$
0	0	0	0
0	0	1	1
1	0	0	1
1	0	1	1
0	1	0	0
0	1	1	0
1	1	0	1
1	1	1	0

## 5.2 ELS BIESTABLES SÍNCRONS


Són com els biestables asíncrons (els anteriors) però amb una entrada més, el rellotge o CLOCK (CLK).

Aquest senyal (CLK) habilita o deshabilita el circuit, segons si el seu valor és 1 o 0, respectivament.

- Quan  $CLK=1$ , qualsevol canvi en els senyals d'entrada incidiran sobre els valors de sortida.
- Quan  $CLK=0$ , el biestable no canviarà les sortides per més que variïn les senyals d'entrada.

### 5.2.1 BIESTABLE RS SÍNCRON

Quan a les entrades d'un biestable RS s'afegeixen dues portes AND, s'aconsegueix un biestable que pot habilitar-se o no segons el valor del senyal del rellotge.





Quan el senyal del rellotge està activat (CLK=1), les variacions de les senyals R i S fan variar la sortida Q segons la taula de veritat.

Quan el senyal del rellotge està desactivat (CLK=0), el senyal de sortida no varia, ja que a les sortides de les portes AND hi ha un 0 i, per tant,  $R' = S' = 0$ . Dit d'una altra manera: quan CLK=0, el biestable guarda la informació tot el temps fins que no canvia a CLK=1.

CLK	R	S	$Q_n$	$Q_{n+1}$
0	0	0	0	0
0	0	0	1	1
0	1	0	0	0
0	1	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	1	0	0	0
1	1	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	1	0	Impossible !
1	1	1	1	Impossible !

El rellotge està parat.  
El valor de la sortida no varia.

R=S=0.  
El valor de la sortida no varia.


Reset

Set

### 5.2.2 BIESTABLE JK SÍNCRON

Anàlogament al biestable anterior, quan CLK=1, l'entrada J activa la sortida  $Q_{n+1}$  i l'entrada K desactiva  $Q_{n+1}$ . A més, quan J=K=1, les sortides inverteixen el seu estat anterior.

En canvi, quan CLK=0, les sortides no varien i es manté el valor que tenien, emmagatzemant-se la informació fins que el *clock* es torni a activar.



### 5.3 ELS COMPTADORS

Són dispositius electrònics, formats per biestables, capaços de comptar, en codi binari, en funció del número de polsos de rellotge que reben.

Els comptadors es poden classificar segons siguin...

- SÍNCRONS, quan el senyal del rellotge s'aplica simultàniament a tots els biestables que el formen.
- ASÍNCRONS, quan el senyal de rellotge activa únicament el primer biestable, la sortida d'aquest activa el segon biestable, ...

- ASCENDENTS, quan cada pols fa augmentar una unitat.
- DESCENDENTS, quan cada pols fa disminuir una unitat.
- REVERSIBLES, quan el comptador pot treballar en mode ascendent i/o descendent.

#### 5.3.1 COMPTADORS ASÍNCRONS

Estan formats per biestables JK activats per flanc negatiu (quan el senyal del rellotge passa del nivell alt al nivell baix, és a dir, de 1 a 0).

Totes les entrades J i K estan connectades a Vcc, és a dir J=K=1, i només el primer biestable està connectat al rellotge (la resta de biestables s'activen amb el senyal de sortida del biestable que els precedeix).


Així doncs, la sortida Q del primer biestable es connecta a l'entrada de rellotge del segon biestable; la sortida Q del segon biestable es connecta a l'entrada de rellotge del tercer;...


El primer biestable, a cada flanc negatiu del rellotge bascularà, és a dir, canviarà els estats de sortida.

Per cada dos estats diferents del rellotge, s'obté un estat de doble duració de les sortides Q i  $\bar{Q}$  del primer biestable.

El segon biestable bascularà a cada flanc negatiu del primer biestable, amb la qual cosa, la freqüència de la seva senyal serà la meitat que l'anterior.


Cada vegada, la freqüència de commutació es divideix per dos.






Amb les quatre bàscules i un senyal d'entrada, el rellotge, hem aconseguit fer un comptador. Per veure el seu funcionament, es poden acoblar les quatre sortides ( $Q_D$ ,  $Q_C$ ,  $Q_B$ ,  $Q_A$ ) a un display i es podrà observar com a cada cicle de rellotge va canviant el número del display.

$Q_A$	$Q_B$	$Q_C$	$Q_D$	DISPLAY
0	0	0	0	0000
0	0	0	1	0001
0	0	1	0	0010
0	0	1	1	0011
0	1	0	0	0100
0	1	0	1	0101
0	1	1	0	0110
0	1	1	1	0111
1	0	0	0	1000
1	0	0	1	1001
1	0	1	0	1010
1	0	1	1	1011
1	1	0	0	1100
1	1	0	1	1101
1	1	1	0	1110
1	1	1	1	1111



Si EN LLOC D'UNIR LES SORTIDES Q de cada biestable a l'entrada de rellotge del biestable següent s'uneix la sortida  $\overline{Q}$ , el comptador produirà un comptatge **decreixent**.




D'altra banda, si es vol comptador que pugui funcionar amb **mode ascendent i descendent**, caldrà utilitzar multiplexors.

Les entrades J i K continuen estan connectades a +Vcc (J=K=1).

Les sortides Q i  $\overline{Q}$  estan connectades a les entrades d'informació del multiplexor.

La sortida del multiplexor es connecta a l'entrada de rellotge del biestable següent.


Per últim, cal un senyal de control que seleccioni el mode ascendent o descendent, determinant si la senyal de sortida ha de ser Q o  $\overline{Q}$ .



### 5.3.2 EL CRONÒMETRE

Si es connecten les sortides  $Q_D$ ,  $Q_C$ ,  $Q_B$ ,  $Q_A$  a un display, poden aparèixer a la pantalla els símbols següents:


1 2 3 4 5 6 7 8 9 A b c d E F




Si es connecten dos displays, un al costat de l'altre, es pot fer un comptador que compti fins a 99.

Es tracta de conar un impuls als segon display cada vegada que el primer display li tocara mostrar una **A**. A més, en el mateix moment, també cal fer un reset al primer display.

Quan el segon display arriba a **A**, ha de fer un reset als dos displays.




Seguint el mateix procediment, es pot muntar un rellotge digital:



## 5.4 ELS REGISTRES DE DESPLAÇAMENT

### 5.4.1 EL BIESTABLE D

Aquest biestable equival a un biestable JK però amb una diferència, que només es necessita un únic senyal d'entrada. La informació "D" es connecta directament a l'entrada J i, mitjançant una porta inversora, es fa entrar a l'entrada K.



### 5.4.2 ELS REGISTRES DE DESPLAÇAMENT

Es tracta d'un dispositiu capaç d'emmagatzemar i desplaçar una informació de tipus binària. Consisteix a unir  $n$  biestables. (Si es té en compte que cada biestable és capaç d'emmagatzemar un *bit* d'informació, un registre de desplaçament podrà emmagatzemar tants *bits* com biestables el formin).

Constructivament, un registre de desplaçament està format per:

- un primer biestable D
- una sèrie de biestables connectats entre si de manera que la sortida de cadascuna d'ells està unida a l'entrada del següent.
- Tots els biestables, a més, consten d'una entrada de rellotge, d'un reset que permet borrar la informació, i d'un set o preset, que permet introduir un 1 a la cèl·lula de memòria.

#### 5.4.2.1 CLASSIFICACIÓ DELS REGISTRES DE DESPLAÇAMENT

Les dades poden desplaçar-se de dues maneres diferents: en sèrie (una darrere l'altra) o en paral·lel (totes de cop).

- SÈRIE: el sistema envia o rep un bit d'informació a cada cicle de rellotge
- PARAL·LEL: el sistema envia o rep tots els bits d'informació alhora, en una mateixa senyal de rellotge.

Per tant, la classificació serà:

- ENTRADA SÈRIE / SORTIDA SÈRIE
- ENTRADA SÈRIE / SORTIDA PARAL·LEL
- ENTRADA PARAL·LEL / SORTIDA SÈRIE
- ENTRADA PARAL·LEL / SORTIDA PARAL·LEL

#### 5.4.2.2 REGISTRE DE DESPLAÇAMENT D'ENTRADA SÈRIE / SORTIDA SÈRIE: REGISTRE DE DESPLAÇAMENT


La sortida de cada biestable està connectada a l'entrada del següent.

Les dades que haurà d'emmagatzemar el registre de desplaçament arribaran a l'entrada del primer biestable, el D.

##### Com funciona?

- En principi, es posa el registre a zero (es fa un *reset*), de manera que les sortides de tots els biestables siguin un zero.
- Amb la primera senyal de rellotge, el primer biestable llegeix el primer *bit* que es vol emmagatzemar/enviar ( $I_1$ ). La resta de biestables llegeixen un zero de la sortida del biestable precedent.
- Amb el segon flanc negatiu, de rellotge, el primer biestable llegeix un nou bit ( $I_2$ ) mentre que la informació  $I_1$  serà llegida pel segon biestable.
- D'aquesta manera, amb cada flanc negatiu del rellotge, es produeix un desplaçament lateral de les dades.

- Una vegada el registre s'ha carregat amb totes les dades, es pot descarregar. A cada flanc negatiu del rellotge anirà sortint un *bit* de la sortida de l'últim biestable. Els *bits* sortiran amb el mateix ordre amb què han anat entrant al registre de desplaçament.



Aquest tipus de registre s'utilitza en les llumetes de nadal, [cartells de lectura amb LEDs](#), ...


#### 5.4.2.3 REGISTRE DE DESPLAÇAMENT D'ENTRADA SÈRIE / SORTIDA PARAL·LEL: REGISTRE DE CONVERSIÓ

Si es vol una sortida d'informació en paral·lel, cal extreure tots els *bits* alhora. Per tant, caldrà que estiguin disponibles a la sortida de cada biestable en el mateix moment.

Per introduir els bits d'informació dins el registre de desplaçament caldran tants impulsos de rellotge com bits d'informació tinguem. A cad flanc negatiu de rellotge s'introduirà un nou bit d'informació.

LA descàrrega del registre es fa en paral·lel, e's a dir, tots els bits es trasmeten simultàniament. Per tant, és una transmissió molt ràpida (només cal un impuls de rellotge).

L'*Habilitació de la sortida en paral·lel* permet la descàrrega de a informació.




#### 5.4.2.4 REGISTRE DE DESPLAÇAMENT D'ENTRADA PARAL·LEL / SORTIDA SÈRIE: REGISTRE DE CONVERSIÓ

En aquest cas, per introduir les dades, cal un *bus de dades*, és a dir, tantes línies com *bits* tingui la informació.

Les dades es carreguen al registre amb l'autorització de l'*Habilitació d'entrada en paral·lel*. Una vegada carregada la informació, es procedeix a realitzar la seva transmissió en sèrie.

Es necessita un sol impuls de rellotge per carregar el registre i tants impulsos com *bits* s'hagin de transmetre per descarregar-lo.




#### 5.4.2.5 REGISTRE DE DESPLAÇAMENT D'ENTRADA PARAL·LEL / SORTIDA PARAL·LEL: REGISTRE D'EMMAGatzEMENT

Serveix per emmagatzemar temporalment la informació.

La informació s'introdueix en els biestables a través de les entrades corresponents en un únic senyal de rellotge, amb l'autorització de l'*Habilitació d'entrada en paral·lel*.

Un cop ha passat a l'interior del registre, la sortida de la informació s'esdevé amb la senyal d' *Habilitació d'e sortida en paral·lel*.





## 5.5 LES MEMÒRIES

Un biestable pot emmagatzemar un *bit* d'informació, un registre de desplaçament pot guardar-ne més d'un. Però si es necessita molta capacitat d'emmagatzemament, s'utilitzen les memòries.

Es tracten d'uns dispositius capaços d'emmagatzemar gran quantitat d'informació i que estan formats per una matriu de biestables.

De fet, la CAPACITAT és el nombre de biestables que formen la memòria, o el número de bits que es poden emmagatzemar.

EXERCICI: Visita Les següents pàgines web :

<http://www.xtec.cat/aulanet/ud/cf/edigital/index.htm>

<http://www.xtec.net/formaciotic/matic/tecno/4electronica/index.htm>

<http://www.xtec.es/aulanet/ud/cf/electronica/index.htm>

<http://www.xtec.cat/~ccapell/>



# WEBS D'INTERÈS

WEB: Per il·lustrar i introduir el tema, hi ha dos vídeos de la videoteca digital de l'xtec que encaixen i donen una visió global interessant: [www.xtec.cat](http://www.xtec.cat)

**Els semiconductors**  
**La codificació digital**

WEB: El **zero** va ser la gran invenció que va permetre el desenvolupament del sistema de numeració decimal. Una cosa que ens sembla tan senzilla i evident va tardar molt a ser descoberta. Els sistemes de numeració partien de la representació dels objectes, per la no-presència d'objectes no tenia representació. El descobriment i la incorporació del zero per a la representació numèrica en un sistema posicional és un procés llarg que es va anar desplegant en diferents cultures americanes, asiàtiques i àrabs. La incorporació del zero va ser clau en el desenvolupament dels sistemes de càlcul.

<http://ca.wikipedia.org/wiki/Zero>

WEB: La pàgina que s'indica a continuació permet seguir pas a pas una introducció a l'electrònica digital, amb propostes d'activitats i la solució:

[www.xtec.cat/aulanet/ud/cf/electronica/index.htm](http://www.xtec.cat/aulanet/ud/cf/electronica/index.htm)

WEB: Per accedir a la simulació de circuits digitals podeu descarregar-vos els programes de simulació que s'indiquen a continuació. El primer que us proposem és **LogiSim**, disponible en anglès i castellà, però molt intuïtiu i fàcil d'utilitzar. En la pàgina dels creadors trobareu informació:

[http://ozark.hendrix.edu/~burch/logisim/index\\_es.html](http://ozark.hendrix.edu/~burch/logisim/index_es.html)

Es pot baixar de:

<http://ovh.dl.sourceforge.net/sourceforge/circuit/logisim-win-2.1.6.exe>

WEB: Un altre programa de simulació molt interessant i més complet que l'anterior, però només disponible en Anglès, és el **Digital WorkShop**. Incorpora dispositius per a les entrades dels interruptors i polsadors. Per a les sortides hi ha LED i dígit. També inclou molts exemples de circuits ja elaborats i a punt per fer-ne la simulació.

Per activar-lo directament, accediu a la web:

[www.cise.ufl.edu/~fishwick/dig/DigSim.html](http://www.cise.ufl.edu/~fishwick/dig/DigSim.html)

I per baixar-lo i tenir-lo en forma de fitxer:

[www.technion.ac.il/~es/DigitalSystems/DigSim.zip](http://www.technion.ac.il/~es/DigitalSystems/DigSim.zip)

En la pàgina següent en trobareu un petit manual:

[www.cs.rit.edu/~icss351/exp0.html](http://www.cs.rit.edu/~icss351/exp0.html)

WEB: Aquesta miniaplicació és un simulador senzill dels circuits lògics bàsics. És molt adequat per iniciar-se en l'electrònica digital:

[www.cs.hmc.edu/~keller/javaExamples/simcir121/simcir.html](http://www.cs.hmc.edu/~keller/javaExamples/simcir121/simcir.html)

WEB: Per fer la simplificació d'una taula de la veritat a través del mètode de Karnaugh i obtenir l'esquema del circuit, hi ha una miniaplicació que fa tot el procés, a partir de la introducció dels valors de la taula:

[http://kauai.theoinf.tuilmnau.de/~sane/projekte/karnaugh/embed\\_karnaugh.html](http://kauai.theoinf.tuilmnau.de/~sane/projekte/karnaugh/embed_karnaugh.html)

Inicialment, la miniaplicació apareix en alemany, però prement el botó inferior apareixen els textos en anglès. En primer lloc, amb el botó *New value table* s'haurà de seleccionar el nombre de variables. A continuació, el botó *Edit value table* permet completar la taula de la veritat entrant els 1. En acceptar la taula, damunt del diagrama de Karnaugh apareix l'expressió booleana, i en la finestreta que hi ha al damunt l'expressió booleana. Prement el botó *Wiring schematic*, emergeix una finestra amb el circuit fet amb portes AND i OR.

WEB: A més de les portes lògiques hi ha una gran varietat de circuits combinacionals i seqüencials que estan disponibles en xips com a blocs funcionals de manera que l'usuari només ha de conèixer-ne el funcionament sense entrar en el detall de com s'ha resolt amb les portes lògiques.

Per obtenir el manual d'informació d'un circuit integrat recomanem el cercador especialitzat següent:

[www.alldatasheet.com/](http://www.alldatasheet.com/)

Alternativament, es pot accedir a la pàgina d'alguna de les botigues virtuals següents, gràcies a les quals, a més, sabrem la disponibilitat i el preu:

[www.ondaradio.es/](http://www.ondaradio.es/)

[www.diotronic.com/activos.html](http://www.diotronic.com/activos.html)

[www.micropik.com/provisional/pag\\_activos.htm](http://www.micropik.com/provisional/pag_activos.htm)

WEB: En la pàgina següent podeu accedir als manuals d'una selecció de circuits integrats digitals combinacionals.

[http://epsc.upc.edu/projectes/ed/components/combinacionals/ED\\_Components\\_Combinacionals.html](http://epsc.upc.edu/projectes/ed/components/combinacionals/ED_Components_Combinacionals.html)



# LA TECNOLOGIA DIGITAL I LES COMUNICACIONS

A banda dels sistemes informàtics, la majoria de sistemes de comunicació (ràdio, televisió, etc...) i molts aparells de gravació i reproducció i de música i vídeo utilitzen la tecnologia digital.

De fet, la TDT (Televisió Digital Terrestre) és ja una realitat i les emissions televisives en sistemes analògics tenen els dies comptats.

Això és així perquè els sistemes digitals són molt més fiables i permeten la transmissió de dades i informació amb molta més qualitat i definició.

Els sistemes de comunicació analògics converteixen els senyals físics reals, ones sonores, electromagnètiques, etc. En senyals elèctrics, que tenen una forma anàloga, és a dir, varien en el temps de forma similar que els senyals físics originals. Per això, s'anomenen sistemes analògics.

Aquests senyals, després, són processats segons el tipus de sistema, de manera que s'amplifiquen, s'atenuen, es filtren,...

En canvi, en els sistemes digitals, els senyals físics, després de ser convertits en senyals elèctrics de tipus analògic i abans de ser processats, són convertits en una sèrie de números per mitjà dels convertidors en una sèrie de números per mitjà dels convertidors analògic-digital (A/D).

Normalment, s'utilitza el sistema de numeració binari, encara que també s'usen els sistemes octal i hexadecimal.

Lavors, els circuits i sistemes de processament treballen només amb números o senyals digitals, independentment que el senyal d'entrada sigui so, música o dades.

Una vegada efectuat el procés, un altre convertidor, aquest cop digital-analògic (D/A), retorna el senyal físic desitjat. Per això, Internet és el sistema digital per excel·lència en el qual es pot treballar amb qualsevol tipus d'informació.

El processament d'informació amb senyals digitals és molt més eficient i segur, ja que la informació que contenen és en els números i no en la forma del senyal, de manera que els números d'entrada generen números de sortida i això evita l'alteració o pèrdua de la informació.

**ESCANEJAR PÀGINA 210!!**